## EUROPEAN PATENT OFFICE

#### **Patent Abstracts of Japan**

**PUBLICATION NUMBER** 

56119986

**PUBLICATION DATE** 

19-09-81

**APPLICATION DATE** 

28-02-80

APPLICATION NUMBER

55024340

APPLICANT: FUJITSU LTD;

INVENTOR:


SASAKI NOBUO;


INT.CL.


G11C 11/34 H01L 27/10 H01L 29/78

TITLE

CHARGE PUMPING MEMORY







ABSTRACT :

PURPOSE: To decrease area per cell and make possible higher integration by performing all of the separation between memory cells using a bit line commonly by p-n junctions.

CONSTITUTION: A deep (n') type region 20 for separation is formed at the center of a shallow n<sup>+</sup> type region 12 connected to a power source line VCC and a deep n+ region 28 for separation reaching the surface of a substrate 2 is also provided right under the central part of the region 10 connected to a bit line BL. The region 28 is formed by same ion implantation process as that for the region 20. A source-drain region 10 connected to the bit line of adjacent cells  $Q_2$ ,  $Q_3$  is used commonly, and the contact hole 26 of the region 10 and the bit line BL is one, thus the cell area is decreased. When in operation the bit line BL is set at 0V and the word line WL2 at positive potential, a channel inversion layer is formed only on the surface of the p type region 4a of the cell Q2 and when gate voltage is turned off, the channel disappears and the charge in that channel is injected into the region 4a.

COPYRIGHT: (C)1981, JPO& Japio

BEST AVAILABLE COPY

BNSDOCID: <JP\_\_\_\_356119986A\_AJ\_>

This Page Blank (uspto)

⑩ 日本国特許庁 (JP)

⑩特許出願公開

昭56-119986

6)Int. Cl.<sup>3</sup> G 11 C 11/34 H 01 L 27/10 29/78 識別記号

庁内整理番号 6549—5B 7210—5F 6603—5F 砂公開 昭和56年(1981)9月19日

発明の数 1 審査請求 未請求

(全 5 頁)

20特

願 昭55-24340

②出

願 昭55(1980)2月28日

の発 明 者 佐々木伸夫

川崎市中原区上小田中1015番地 富士通株式会社内

切出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

砂代 理 人 弁理士 青柳稔

明 組 報

1. 発明の名称

チャージポンピングメモリ

#### 2.特許請求の範囲

絶縁基板上に成長させた一海世型の半海体層に 互いに分離された核一海電型のツース,ドレイン 領域をまたこれをを設けてなるチャージが出して は絶縁グート電極を設けてなるチャージがはない が対象を重要の出してなるが、 大いのの出したが、 大いのの出したが、 大いのの出したが、 、いいででは、 、いいでは、 、いいでいいでは、 、いいでいいでは、 、いいでいいでは、 、いいでいいでは、 、いいでいいでは、 、いいでいいでは、 、いいでいいでは、 、いいでいいでは、 、いいでいいでは、 、いいでいいでいいでは、 、いいでいいでは、 、いいでいいでいいでは、 、いいでいいでは、 、いいでいいでは、 、いいでいいでいいでは、 、いいでいいでは、 、いいでは、 、いいでは、

### 3.発明の詳細な説明

本発明は、絶縁基板上に成長されフローティング状態の半導体層に関荷を注入してその基板パイ

アス効果を利用する SOS-MOS FET 構造のチャージポンピング(CP)メモリ、特に高集核化可能なその紫子構造に関する。

この種のCPメモリは従米は第1凶(a)のように、 サファイア蒸板2上にp型のシリコン半導体層4 をエピタキシャル成長させ、終隘4を複数のp型 領域4aに区分し、各領域4aに1ピットすつの メモリセルを構成させたものが知られている。凶 中、6はグート酸化胶、8は朮型にドープされた 多結晶シリコンのゲート選極であり、各ゲート選 板 8 は延長されて第 1 図(b)(c)のようにそれぞれり ード線WL1,WL2,WL2...... として用いられる。 10,12は各セルのソースまたはドレインとなる n<sup>†</sup>型領域であり、領域10はピット線 B L に接続 され、また飯娘12は隣接するセルで共用されて 第 1 凶(h)(c) に示すように催飯線 Vcc に接続される (電源線 Vccを構成する)。14は第1層の PSG 眉、16はカバーPSGBであり、この間にアル ミニウムのピット練BLが介在する。

このCPメモリにおける各セルのピット艘に沿

2

#### 特問昭56-119986(2)

**う方向の分離は、領域10を分断してサファイア** 基板2の表面に達するフィールド酸化膜18と、 領域12の中央部から同じく基板2の表面に避す る深いが型の不純物導入領域20とでなされる。 尚ワード線に沿う方向の分離は第1図(b)に糾線を 付して示すようにフィールド酸化膜でなされるが、 以下では特にピット線方向の分離を問題とする。 第1図(b)(c)はピット級BLに接続されるセルQ1. Qz,Qzの平面パターンおよび等価回路図であり、 BL'は隣接ビット線である。分離領域としてのフ ィールド酸化膜18と 1+型領域20は第2図のよ うに形成される。 先ず(a)のようにサファイア基板 2上にp型シリコン半導体層 4 を 0.6 μm 程度の厚 みにエピタキシャル成長させ、次いで向のように 半導体届 4 上に 500 Å のシリコン酸化膜 2 2、 1000人のシリコン盤化膜24を順次積層してこ れをパターニングし、パターニングされた膜22, 2 4 をマスクに半導体層 4 の一部 4 b を半分ほど エッチングした後、選択酸化して、(c)のように基 板2 装面に達するフィールド酸化膜18を形成す

セルを形成した C P メモリを完成するが、この形式では各 2 つのメモリセル間はフィールド酸化膜1 8 で分離する必要があり、そしてこのフィールド酸化膜を挟んで並ぶ 2 つの n<sup>+</sup>型ソース, ドレイン領域 1 0, 1 0 上には該領域 1 0, 1 0 を共通のビット線 B L に接続する 2 つのコンタクトホール 26. 26 を あける必要がある。このため、第 1 図(b)のように接小線幅を 3 μm とした場合の 1 セル当りの面積はワード級方向の分離領域の各半分を含めて 6 μm× 1 2 μm = 7 2 μm² となる。

本発明はこのセル面積を縮少し得る案子構造の CPメモリを提供しようとするもので、 絶縁基板 上に成長させた一海電型の半導体層に互いに分離 された該一海電型の半導体領域を作り、 該半導体 領域には反対海電型のソース, ドレイン領域間上には絶縁が たこれらのソース, ドレイン領域間上には絶縁が 一ト電極を設けてなるチャージボンピンクメモリ において、 該ソース, ドレイン領域の中央部を を 絶縁 基板 接面に 達する 深い 尚として 前 配一 導電型 の半導体領域の相互分離を 該反列導電型ソース, る。なかこの図の18は領域4aをドット線方向である。なかこの図の18は領域4aを中間図(b)にに斜線方のとき、24を設ち、24を除去した後半導体が4級値を整成化化と2、24を除去した後半導体が4級値を整成化化とでは、18は18によりによりによりにが破り18、18時をそれがでしている。では、18時での中のアイールが破り、18、18時での中のアイールが破り、18、18時での中のアイールが破り、18、18時での中のアイールが破り、18、18時での中のアインが、18時では、18時での中のアインが、18時でのでは、19世では、19世では、19世でのでは、19世でのでは、19世でのでは、19世でのでは、19世でのでは、19世でのでは、19世でのでは、19世では

この後は第1 図(a) のように、第1 圏の P S G 暦1 4 の形成、該層 1 4 を貫通するコンタクトホール 2 6 の形成、ピット線 B L となるアルミニウム層の被増、カバー P S G 層 1 6 の形成工程等を経て、フィールド酸化膜 1 8 間に 2 ピットのメモリ

ドレイン領域で行ない、そして該反対導電型のソ ース、ドレイン領域を交互にピット練および世頭 線に接続し、また各絶球グートをそれぞれのワー ド殿に接続してなることを特徴とするが、以下図 面の実施例を終照しながらこれを詳細に説明する。 第3図(a)~(c)は本発明の一実施例を示す断面凹、 平面図、および等価回路図で、第1図と同一部分 には同一記号が付してある。本発明のCPメモリ が第1回と異なる主な点は、ピット顧BL(他も 同様)を共通にする全てのメモリセルのp型領域 4 4 間の分離を全てサファイア基板 2 表面に到達 する探い rt型領域で行なうようにした点である。 低源線 Vec 化接続される役い pt型領域12の中央 化形成される深い分離用の nt型領域 2 0 は第 1 図 と同様であるが、本発明ではピット線BLに接続 される投い 1・型鎖域 1 0の中央部直下にも基板 2 殺面に達する深い分離用の a⁺型領域 2 8 を設けるo との n<sup>+</sup>型領域 2 8 は n<sup>+</sup>型領域 2 0 と同一のイオン 注入工程で形成され、第1図のフィールド酸化膜 18と同時に作用するが、絶縁物ではないので隣

5

接するセル Qz, Qz 間の n<sup>+</sup>型領域 1 0 を分断することはない。つまり酸接セル Qz, Qz のピット線に接続されるソース・ドレイン領域は共用される。従ってセル Qz, Qzのソース・ドレイン領域 1 0 とピット線 B L とのコンタクトホール 2 6 は 1 つで宿むので、1 セル当りの寸法のうちワード線WL,,WLz……… に沿う長さ(幅) 6 μm は変らないが、第1図のコンタクトホール 2 6 の 1 つおよびその間に介在していた P S G 届 1 4 の一部が不安となるのでピット線に沿う長さは 9 μm に被少する。従ってセル面機は 6 μm × 9 μm = 5 4 μm²となり、第1図の75%に低減される。

以上述べたように本箔明によれば、ビット顔を 共消にするメモリセル間の分離を全てpn 接合に より行なうようにしたので、フィールド酸化膜に よる絶縁を必要とせず、またビット練とのコンタ クトホールを2個のメモリセルで共用でき、その

3 4 はコンタクトホール用マスクの窓であり、ワ ード練る2との間に2μmの間隔を殴いて該ワード 線と平行に延びる連続した幅2/mの開口である。 従ってこの窓る4により形成されるコンタクトホ ールは第3図の26のように名ピット線BL,BL' …… 毎に独立したものでなく、ワード線に沿っ て連続する。勿論ビット線36間に位置する窓 34の部分34aは本来不製であるが、これはあっ ても別に支障はなく、しかもこのようにすると忽 3 4 のワード線方向の位置すれてよらずソース。 ドレイン領域と交叉する部分34bは、副 2/m の該 n<sup>+</sup>型ソース、ドレイン額坡10(第3図)上に磁 與に 2 μm× 2 μm のコンックトホールを形成するの で、位置合わせが容易に、かつ可及的に大きなコ ンタクトホールが形成される利点がある。この構 造のCPメモリの1セルは4μm×7.5μmの微小区 画に収容される。

C P メモリの動作は既知の通りで、例えば狙3 図でビット線 B L およびワード線 WL: を選択して、 ワード線 WL: に正述圧を印加し、ビット線 B L の

分1セル当りの面積を低板できる利点がある。尚、 実施例ではnチャネル型のCPメモリを例示したが、pチャネル型でも国際に実施できることは明らかである。


4. 図面の簡単な親明


第1図(a)~(c)は従来のCPメモリの一例を示す断面図、平面図および等価固路図、第2図(a)~(f)は第1図のCPメモリの製造工程を示す断面図、第3四(a)~(c)は本発明の一段施例を示す断面図、平面図および等価回路図、第4図は最小融幅 2 μm 時のレイアウトを示す説明図である。

図中、2 はサファイア基板、4 はり型シリコン 学導体層、4 m は分離されたり週頃域、6 はゲー ト酸化膜、8 はゲート電極、10,12 は or型のソ ース・ドレイン領域、20,28 は分離用の or型不 純物導入領域、2 6 はコンククトホール、BL. BU はピット線、Vcc は電源段、WL1 ~ WL, はワード 線である。


> 出 頗 人 萬 士 適 保 式 会 社 代理人并理士 背 柳 伊


> > 10







第 3 図







# 第 4 図



This Page Blank (uspto)